東莞電解電容低落噪聲與電磁滋擾的PCB設計竅門

電子設備的敏捷度越來越高，這要求設備的抗滋擾本領也越來越強，因此PCB設計也變得越發堅苦，如何提高PCB的抗滋擾本領成為浩瀚工程師們存眷的重點問題之一。本文將先容PCB設計中低落噪聲與電磁滋擾的一些小竅門。

下面是顛末多年設計總結出來的，在PCB設計中低落噪聲與電磁滋擾的24個竅門：

(1) 能用低速芯片就不消高速的，高速芯片用在要害處所。

(2) 可用串一個電阻的步伐，低落節制電路上下沿跳變速率。

(3) 只管為繼電器等提供某種形式的阻尼。

(4) 利用滿意系統要求的最低頻率時鐘。

(5) 時鐘發生器只管近到用該時鐘的器件。石英晶體振蕩器外殼要接地。

(6) 用地線將時鐘區圈起來，時鐘線只管短。

(7) I/O 驅動電路只管近印刷板邊，讓其盡快分開印刷板。對進入印制板的信號要加濾波，從高噪聲區來的信號也要加濾波，同時用串終端電阻的步伐，減小信號反射。

(8) MCD 無用端要接高，或接地，或界說成輸出端，集成電路上該接電源地的端都要接，不要懸空。

(9) 閑置不消的門電路輸入端不要懸空，閑置不消的運放正輸入端接地，負輸入端接輸出端。

(10) 印制板只管，利用45 折線而不消90 折線布線以減小高頻信號對外的發射與耦合。

(11) 印制板按頻率和電流開關特性分區，噪聲元件與非噪聲元件要間隔再遠一些。

(12) 單面板和雙面板用單點接電源和單點接地、電源線、地線只管粗，經濟是能遭受的話用多層板以減小電源，地的容生電感。

(13) 時鐘、總線、片選信號要遠離I/O 線和接插件。

(14) 模仿電壓輸入線、參考電壓端要只管遠離數字電路信號線，出格是時鐘。

(15) 對A/D 類器件，數字部門與模仿部門甘心統一下也不要交錯。

(16) 時鐘線垂直于I/O 線比平行I/O 線滋擾小，時鐘元件引腳遠離I/O 電纜。

(17) 元件引腳只管短，去耦電容引腳只管短。

(18) 要害的線要只管粗，并在雙方加上掩護地。高速線要短要直。

(19) 對噪聲敏感的線不要與大電流，高速開關線平行。

(20) 石英晶體下面以及對噪聲敏感的器件下面不要走線。

(21) 弱信號電路， 330UF 25V， 貼片電解電容，低頻電路周圍不要形成電流環路。

(22) 信號都不要形成環路，如不行制止，讓環路區只管小。

(23) 每個集成電路一個去耦電容。每個電解電容邊上都要加一個小的高頻旁路電容。

(24) 用大容量的鉭電容或聚酷電容而不消電解電容作電路充放電儲能電容。利用管狀電容時，外殼要接地。